Centro de Tecnología de Semiconductores

Para garantizar que un diseño digital cumpla exactamente con la funcionalidad esperada por el cliente, CTS implementa procesos robustos de especificación y documentación que permiten generar procedimientos de prueba eficientes y confiables.

Procesos, metodologías y herramientas :

• Matriz de requerimientos
• Verificación funcional - Universal Verification Methodology (UVM)
• Estímulos constrained random y aserciones de RTL
• Pruebas de cobertura (coverage tests)
• Design for Testability (DFT)
• Formal equivalence verification
• Automatic Test Pattern Generation (ATPG)
• Herramientas: ModelSim, Tessent, Questa, Modus, Xcelium, TestMAX, VCS, Vivado, Quartus
• Lenguajes: SystemVerilog, Verilog, VHDL
• Plataformas: Synopsys, Cadence, Xilinx, Altera

Aplicaciones principales:

• Protocolos de Telecomunicaciones
• Arquitecturas de computadoras (incluyendo RISC-V)
• Plataformas de verificación de chipsets
• Buses de alta velocidad
• IP cores